<kbd id="ia2e8"><input id="ia2e8"></input></kbd><u id="ia2e8"></u>
  • <blockquote id="ia2e8"></blockquote>
  • <blockquote id="ia2e8"></blockquote>
  • <samp id="ia2e8"><label id="ia2e8"></label></samp>
  • 一種適用于靜態隨機存儲器的寫復制電路的制作方法

    文檔序號:10804346
    一種適用于靜態隨機存儲器的寫復制電路的制作方法
    【專利摘要】本實用新型一種適用于靜態隨機存儲器的寫復制電路,包括行譯碼器、存儲陣列、復制位線負載、控制電路與預譯碼器,復制字線負載、寫復制單元、靈敏放大器及寫驅動器、寫復制驅動器和狀態機;行譯碼器通過多條字線連接存儲陣列和復制位線負載;存儲陣列通過多條位線連接復制字線負載,靈敏放大器及寫驅動器;復制位線負載連接寫復制單元和寫復制驅動器;控制電路與預譯碼器通過寫開始信號連接狀態機和寫復制驅動器;控制電路與預譯碼器的輸入端連接地址和寫使能/時鐘;復制字線負載通過復制字線連接狀態機、寫復制單元和寫復制驅動器;寫復制單元連接狀態機;靈敏放大器及寫驅動器連接寫數據和讀數據信號;狀態機連接行譯碼器。
    【專利說明】
    一種適用于靜態隨機存儲器的寫復制電路
    技術領域
    [0001]本實用新型涉及靜態隨機存儲器設計領域,具體為一種適用于靜態隨機存儲器的與復制電路。
    【背景技術】
    [0002]靜態隨機存儲器作為集成電路中的重要的存儲元件,由于其高性能,高可靠性,低功耗等優點被廣泛的應用于高性能計算器系統(CPU),片上系統(SOC),手持設備等計算領域。
    [0003]隨著工藝技術的不斷演進,半導體器件尺寸的不斷縮小,本地和全局的工藝偏差,對集成電路的性能,可靠性造成的影響越來越大。為了克服這種影響,一些對工藝電壓溫度(PVT)不敏感的片上自適應技術近年來得到了廣泛的研究與應用。通過在片上增加復制電路,來跟蹤PVT環境變化對整個芯片性能,可靠性的影響,并反饋給控制系統,調整電路中某些關鍵參數,使芯片工作在當前PVT環境下所能達到的性能和可靠性最佳的狀態。
    [0004]寫復制電路就是這樣一種應用于靜態隨機存儲器中,用來跟蹤不同PVT環境下,產生正常寫操作時能夠可靠,快速完成對存儲單元寫訪問所需要的字線脈沖寬度的一種技術。如圖3的傳統寫復制單元設計原理圖所示。該單元300包括交叉耦合的反相器301、302,匪OS傳輸門303、304以及反相器305。該寫復制單元模擬正常寫操作時的一個存儲單元。在保持模式時,復制字線134為低,匪OS傳輸門303關斷;復制字線反310為高,NMOS傳輸門304打開,寫復制單元數據313被寫入“O”,寫復制單元數據反312被寫入“I”,寫結束反信號137為高。在寫操作時,復制字線反310為低,NMOS傳輸門304關斷;復制字線134為高,匪OS傳輸門303打開,寫復制單元數據反312被寫入“O”,寫復制單元數據313被寫入“I”,寫結束反信號137為低有效。從復制字線134的上升沿,到寫結束反信號137的下將沿的延時,即為正常寫操作所需要的自定時時間。該寫復制單元300只模擬了正常寫操作時的字線,并沒有模擬正常寫操作時的位線及寫驅動器,且寫操作時為單端寫操作,因此不夠精準。
    【實用新型內容】
    [0005]針對現有技術中存在的問題,本實用新型提供一種適用于靜態隨機存儲器的寫復制電路,通過模擬正常寫操作時對存儲單元的寫操作,為靜態隨機存儲器在不同工藝電壓溫度下的寫操作提供精確的自定時。
    [0006]本實用新型是通過以下技術方案來實現:
    [0007]—種適用于靜態隨機存儲器的寫復制電路,包括行譯碼器、存儲陣列、復制位線負載、控制電路與預譯碼器,復制字線負載、寫復制單元、靈敏放大器及寫驅動器、寫復制驅動器和狀態機;行譯碼器通過多條字線WLs連接存儲陣列和復制位線負載;存儲陣列通過多條位線BLs連接復制字線負載,靈敏放大器及寫驅動器;復制位線負載通過復制位線和復制位線反DBL&DBL_N連接寫復制單元和寫復制驅動器;控制電路與預譯碼器通過寫開始信號WR_START連接狀態機和寫復制驅動器;控制電路與預譯碼器的輸入端連接地址和寫使能/時鐘;復制字線負載通過復制字線DWL連接狀態機、寫復制單元和寫復制驅動器;寫復制單元通過寫結束反信號WR_DONE_N和復位信號RST連接狀態機;靈敏放大器及寫驅動器通過輸入輸出電路連接寫數據和讀數據信號;狀態機通過字線使能WL_EN連接行譯碼器。
    [0008]優選的,所述寫復制單元用于模擬正常寫操作時被改寫的存儲陣列中的存儲單元;接收狀態機所產生的復制字線信號,在寫復制驅動器的驅動下,模擬正常寫操作時寫驅動器改寫存儲陣列中的存儲單元的過程,并在寫復制單元被改寫結束時為狀態機提供寫結束反信號。
    [0009]優選的,所述的寫復制單元由交叉耦合的第一、二反相器,寫結束驅動反相器,負載反相器,第一、二 NMOS傳輸管,第一、二復位NMOS晶體管組成;第一 NMOS傳輸管和第一復位NMOS晶體管的漏端分別經寫復制單元數據反與第一反相器,負載反相器的輸入和第二連接反相器的輸出連接;第二 NMOS傳輸管和第二復位匪OS晶體管的漏端分別經寫復制單元數據與第二反相器,寫結束驅動反相器的輸入和第一反相器的輸出連接;寫結束驅動反相器的輸出端接寫結束反信號;第一、二 NMOS傳輸管的柵端分別連接復制字線;第一 NMOS傳輸管的源端連接復制位線反;第二 NMOS傳輸管的源端連接復制位線;第一、二復位NMOS晶體管的柵端分別連接復位信號;第一復位NMOS晶體管的源連接電源電壓;第二復位NMOS晶體管的源端接地。
    [0010]優選的,所述寫復制驅動器用于模擬正常寫操作時的寫驅動器,在寫開始信號到來時,改寫復制位線,并在復制字線到來時,改寫寫復制單元。
    [0011]優選的,所述寫復制驅動器包括第三反相器和第一、二三態反相器;第三反相器的輸入接寫開始信號,輸出接第一三態反相器的輸入;第一三態反相器的使能端接電源電壓,輸出接復制位線;第二三態反相器的輸入接寫開始信號,使能端接電源電壓,輸出接復制位線反。
    [0012]優選的,所述狀態機用于為寫復制單元提供復制字線,為正常寫操作提供字線使能;在寫開始信號到來時,產生復制字線和字線使能信號;在模擬寫操作完成時,由寫結束反信號復位狀態機,將復制字線和字線使能信號關斷,從而產生正常寫操作所需要的字線自定時時間。
    [0013]優選的,所述狀態機由交叉耦合的第四、五反相器,以及第六、七、八、九反相器,第一、二NMOS晶體管和兩輸入與非門組成;其中交叉耦合的第四、五反相器,第六、七反相器,以及第一、二 NMOS晶體管構成RS觸發器;兩輸入與非門的一個輸入端連接寫開始信號,另一個輸入端分別與第四反相器的輸出端、第五反相器的輸入端和第二匪OS晶體管的漏端連接,輸出端連接第八、九反相器的輸入端;第八反相器的輸出端連接復制字線信號;第九反相器的輸出端連接字線使能信號;第六反相器的輸入端連接寫開始信號,輸出端經復位信號連接第一匪OS晶體管的柵端;第一WOS晶體管的漏端分別連接第四反相器的輸入端、第五反相器的輸出端,源端接地;第七反相器的輸入端連接寫結束反信號,輸出端經寫結束信號連接第二 NMOS晶體管的柵端;第二 NMOS晶體管的源端接地。
    [0014]與現有技術相比,本實用新型具有以下有益的技術效果:
    [0015]本實用新型通過復制位線負載、復制字線負載分別模擬正常位線和字線的負載。寫復制單元模擬正常寫操作時被改寫的存儲單元,接收狀態機所產生的復制字線信號,在寫復制驅動器的驅動下,模擬正常寫操作時寫驅動器改寫存儲單元的過程,并在寫復制單元被改寫結束時為狀態機提供寫結束反信號。寫復制驅動器模擬正常寫操作時的寫驅動器,在寫開始信號到來時,改寫復制位線,并在復制字線到來時,改寫寫復制單元。狀態機為寫復制單元提供復制字線,為正常寫操作提供字線使能。在寫操作開始信號到來時,產生復制字線和字線使能信號;在模擬寫操作完成時,由寫結束反信號復位狀態機,并將復制字線和字線使能信號關斷,從而產生正常寫操作所需要的字線自定時時間。本實用新型通過增加的寫復制驅動器,模擬了正常寫操作時寫驅動器驅動位線,改寫存儲單元的過程;且寫操作為雙端寫,與正常寫存儲單元操作更加匹配。相比現有技術,本實用新型寫操作時的字線自定時時間減小了 15 %。
    【附圖說明】
    [0016]圖1為本實用新型實例中所述靜態隨機存儲器的一個典型數據通路示意圖。
    [0017]圖2為本實用新型實例中所述的靜態隨機存儲器的寫復制電路示意圖。
    [0018]圖3為現有技術中寫復制單元結構原理圖。
    [0019]圖4為本實用新型實例中所述的寫復制單元電路結構原理圖。
    [0020]圖5為本實用新型實例中所述的復制位線選擇器與復制寫驅動器電路結構原理圖。
    [0021 ]圖6為本實用新型實例中所述的狀態機電路結構原理圖。
    【具體實施方式】
    [0022]下面結合具體的實施例對本實用新型做進一步的詳細說明,所述是對本實用新型的解釋而不是限定。
    [0023]如圖1所示,靜態隨機存儲器的一個典型數據通路實例。該數據通路包括預充電電路,存儲單元,靈敏放大器和寫驅動器。
    [0024]預充電電路由PMOS晶體管12,13,15構成。存儲單元由一對交叉耦合的反相器16、17以及與存儲節點22,23分別相連的NMOS傳輸管19,20構成。靈敏放大器如圖1中靈敏放大器36。寫驅動器由反相器38和一對三態反相器35,37構成。
    [0025]在靜態隨機存儲器的保持模式時,存儲單元的字線14無效(高電平有效),位線18與位線反21保持在預充電電平VDD。由于此時匪OS傳輸管19,20關閉,首尾相連的反相器16,17形成正反饋,存儲在存儲節點22,23的數據保持穩定。
    [0026]在靜態隨機存儲器的讀操作時,位線18和位線反21被預先充電到預充電電平VDD,預充電信號11無效(低電平有效)。字線14打開,位線18和位線反21根據存儲節點22,23的值放電。存儲單元中存儲“O”的一端會對相應的位線放電,使該側的位線電平低于預充電電平VDD,于是在兩條位線18,21之間建立起了電壓差。位線18和位線反21上的電壓分別傳遞給靈敏放大器36的輸入。當位線18和位線反21上的電壓差達到靈敏放大器36的可檢測敏感電壓差AV時,靈敏放大器使能信號39有效(高電平有效),靈敏放大器工作,將位線18和位線反21的小信號電壓差放大到全擺幅信號,輸出到輸出數據端41。
    [0027]在靜態隨機存儲器的寫操作時,位線18和位線反21被預先充電到預充電電平VDD,預充電信號11無效。寫使能34有效(高電平有效),輸入數據40通過反向器38與三態反相器35,37將數據和數據的反分別傳輸到位線18和位線反21上。位線18和位線反21中為低電平的一端將與之相連的位線由預充電電平VDD放電至低電平。字線14有效,匪OS傳輸管19,20打開,將存儲節點22,23分別與位線18,位線反21相連。如果存儲節點22,23的電平分別與位線18和位線反21的電平相同,則存儲節點22,23的電平不改變。反之,位線18和位線反21將改寫存儲節點22,23的電平。
    [0028]具體的如圖2所示,為本實用新型所述的適用于靜態隨機存儲器的復制電路實例。其包括行譯碼器101、存儲陣列102、復制位線負載103、控制電路與預譯碼器104,復制字線負載105、與復制單兀106、靈敏放大器及與驅動器107、與復制驅動器108和狀態機109。
    [0029]在寫操作開始時,寫數據和讀數據信號111中的寫數據通過靈敏放大器及寫驅動器中107的寫驅動器驅動位線124。根據輸入的地址、寫使能和時鐘110,由控制電路與預譯碼器104產生寫開始信號144。在寫開始信號144的上升沿,寫復制驅動器108將復制位線與復制位線反132驅動至高電平和低電平。在寫開始信號144的上升沿,狀態機109置位,復制字線信號134及字線使能158有效(高電平有效)。復制字線信號134沿復制字線負載105,連接到寫復制單元106和寫復制驅動器108。復制位線132將預先存儲在寫復制單元106中的“O”值改寫為“I”。寫結束反信號137有效(低電平有效),反饋給狀態機109,將狀態機109復位,復制字線134與字線使能信號158無效。字線使能信號158的脈沖寬度即復制字線134的脈沖寬度,即是由寫復制單元106根據當前電路的工藝電壓溫度所產生的正常寫操作時能夠可靠,快速完成對存儲單元寫訪問所需要的字線122脈沖寬度。行譯碼器101根據字線使能信號158對電平字線信號進行截取,產生正常寫操作時所需要的脈沖字線信號122。其中復制位線負載103用來模擬正常陣列中連接到位線上的負載,復制字線負載105用來模擬正常陣列中連接到字線上的負載。當復制字線134無效時,寫復制單元106中的值將被復位信號復位為“O”,同時復制位線與復制位線反132也將分別被寫驅動器改寫至低電平和高電平。
    [0030]如圖4所示,寫復制單元106的電路結構原理圖。該寫復制單元106由交叉耦合的反相器400、401,寫結束驅動反相器403,負載反相器402,NM0S傳輸管404、405,復位NMOS晶體管406、407組成。
    [0031]復制字線410接NMOS傳輸管404、405的柵端。寫復制單元數據反411接反相器400、402的輸入,還連接反相器401的輸出、還連接匪OS晶體管404、406的漏端。寫復制單元數據412接反相器401、403的輸入,還連接反相器400的輸出,還連接NMOS晶體管405、407的漏端。復制位線反413連接NMOS晶體管404的源端。復制位線414連接NM0S405的源端。復位信號415連接NMOS晶體管406、407的柵端。寫結束反信號416連接反相器403的輸出。電源電壓417連接NMOS晶體管406的源端。地418連接NMOS晶體管407的源端。
    [0032]在保持模式時,寫開始信號144無效,復制字線134無效(高電平有效),NM0S傳輸管404、405關斷。復位信號415有效(高電平有效),匪OS晶體管406、407打開。由于匪OS晶體管406、406的源端分別接電源電壓417和地418,寫復制單元數據反411和寫復制單元數據412分別保持在“I”和“O”。復制位線反413和復制位線414被寫復制驅動器108驅動為“I”和“O”。寫結束反信號137無效(低電平有效)。
    [0033]在寫操作時,寫開始信號144有效,復位信號415無效(高電平有效),匪OS晶體管406、406關斷。復制位線反413和復制位線414被寫復制驅動器108改寫為“O”和“I”。復制字線134有效(高電平有效),匪OS傳輸管404、405打開。寫復制驅動器108通過復制位線反413和復制位線414將寫復制單元數據反411和寫復制單元數據412分別改寫為“O”和“I”,同時寫結束反信號137有效(低電平有效)。
    [0034]寫結束反信號137有效將復位狀態機104,復制字線134無效(高電平有效),匪OS傳輸管404、405關斷。寫復制單元數據反411和寫復制單元數據412分別保持為“O”和“I”。
    [0035]當寫開始信號144無效時,復位信號415有效(高電平有效),NM0S晶體管406、407打開。由于匪OS晶體管406、406的源端分別接電源電壓417和地418,寫復制單元數據反411和寫復制單元數據412分別被改寫為“I”和“O”,同時寫結束反信號137無效(低電平有效)。復制位線反413和復制位線414被寫復制驅動器108改寫為“I”和“O”。
    [0036]如圖5所示,為寫復制驅動器108的電路結構原理圖。該電路包括反相器500和三態反相器501、502。反相器500的輸入接寫開始信號144,輸出接510。三態反相器501的輸入接510,使能端接電源電壓511,輸出接復制位線414。三態反相器502的輸入接寫開始信號144,使能端接電源電壓511,輸出接復制位線反413。
    [0037]在保持模式時,寫開始信號144無效(高電平有效),復制位線413和復制位線414被三態反相器502、501分別驅動為T和“O” ο
    [0038]在寫操作時,寫開始信號144有效(高電平有效),復制位線反413和復制位線414被三態反相器502、501分別驅動為“O”和T ο
    [0039]如圖6所示,為狀態機109電路結構原理圖。該狀態機由交叉耦合的反相器604、605,反相器600、601、607、608,匪03晶體管602、603和兩輸入與非門606組成。其中交叉耦合的反相器604、605,反相器600、601,匪03晶體管602、603構成1?觸發器609。
    [0040]其中寫開始信號144連接反相器600的輸入端以及兩輸入與非門606的一個輸入端。復位信號136連接反相器600的輸出端以及匪OS晶體管602的柵端。寫結束反信號137接反相器601的輸入端。寫結束信號610接反相器601的輸出端以及NMOS晶體管603的柵端。RS觸發器609的輸出反611接反相器604的輸入端和反相器605的輸出端以及NMOS晶體管602的漏端。RS觸發器609的輸出612接反相器605的輸入端、反相器604的輸出端、NMOS晶體管603的漏端和兩輸入與非門606的另一個輸入端。地613接匪OS晶體管602、603的源端。兩輸入與非門606的輸出614接輸入與非門606的輸出端和反相器607、608的輸入端。復制字線信號134接反相器607的輸出。字線使能信號158接反相器608的輸出。
    [0041]在保持模式時,寫開始信號144為低電平,寫結束反信號137為高電平。RS觸發器609的輸出612為高電平,RS觸發器609處于置位狀態。由于寫開始信號144為低電平,RS-觸發器609的輸出612與寫開始信號144經過兩輸入與非門606與非后,兩輸入與非門606的輸出614為高電平,復制字線134和字線使能信號158為低電平。
    [0042]在寫操作時,寫開始信號144為高電平,寫結束反信號137為高電平,RS觸發器609處于保持狀態。由于寫開始信號144為高電平,RS觸發器609的輸出612與寫開始信號144經過兩輸入與非門606與非后,兩輸入與非門606的輸出614為低電平,復制字線134和字線使能信號158為高電平。
    [0043]復制字線134有效使得如圖2中復制寫單元106發生復制寫操作。當復制寫操作結束時,寫結束反信號137變為低電平。RS觸發器609輸出612變為低電平,RS觸發器609進入復位狀態。由于RS觸發器609的輸出612為低電平,RS觸發器609的輸出612與寫開始信號144經過兩輸入與非門606與非后,兩輸入與非門606的輸出614為尚電平,復制字線134和字線使能信號158為低電平。
    【主權項】
    1.一種適用于靜態隨機存儲器的寫復制電路,其特征在于,包括行譯碼器(101)、存儲陣列(102)、復制位線負載(103)、控制電路與預譯碼器(104),復制字線負載(105)、寫復制單元(106)、靈敏放大器及寫驅動器(107)、寫復制驅動器(108)和狀態機(109); 行譯碼器(101)通過多條字線WLs連接存儲陣列(102)和復制位線負載(103); 存儲陣列(102)通過多條位線BLs連接復制字線負載(105),靈敏放大器及寫驅動器(107); 復制位線負載(103)通過復制位線和復制位線反接寫復制單元(106)和寫復制驅動器(108); 控制電路與預譯碼器(104)通過寫開始信號WR_START連接狀態機(109)和寫復制驅動器(108);控制電路與預譯碼器(104)的輸入端連接地址和寫使能/時鐘(110); 復制字線負載(105)通過復制字線DWL連接狀態機(109)、寫復制單元(106)和寫復制驅動器(108); 寫復制單元(106)通過寫結束反信號WR_DONE_N和復位信號RST連接狀態機(109); 靈敏放大器及寫驅動器(107)通過輸入輸出電路連接寫數據和讀數據信號(111); 狀態機(109)通過字線使能WL_EN連接行譯碼器。2.根據權利要求1所述的適用于靜態隨機存儲器的寫復制電路,其特征在于,所述寫復制單元(106)用于模擬正常寫操作時被改寫的存儲陣列(102)中的存儲單元;接收狀態機(109)所產生的復制字線信號(134),在寫復制驅動器(108)的驅動下,模擬正常寫操作時寫驅動器改寫存儲陣列(102)中的存儲單元的過程,并在寫復制單元(106)被改寫結束時為狀態機(109)提供寫結束反信號(137)。3.根據權利要求1所述的適用于靜態隨機存儲器的寫復制電路,其特征在于,所述的寫復制單元(106)由交叉耦合的第一、二反相器(400、401),寫結束驅動反相器(403),負載反相器(402),第一、二NMOS傳輸管(404、405),第一、二復位NMOS晶體管(406、407)組成; 第一匪OS傳輸管(404)和第一復位匪OS晶體管(406)的漏端分別經寫復制單元數據反(411)與第一反相器(400),負載反相器(402)的輸入和第二連接反相器(401)的輸出連接;第二匪OS傳輸管(405)和第二復位匪OS晶體管(407)的漏端分別經寫復制單元數據(412)與第二反相器(401),寫結束驅動反相器(403)的輸入和第一反相器(400)的輸出連接; 寫結束驅動反相器(403)的輸出端接寫結束反信號(416); 第一、二 NMOS傳輸管(404、405)的柵端分別連接復制字線(410);第一 NMOS傳輸管(404)的源端連接復制位線反(413);第二 NMOS傳輸管(405)的源端連接復制位線(414); 第一、二復位匪OS晶體管(406、407)的柵端分別連接復位信號(415);第一復位匪OS晶體管(406)的源連接電源電壓(417);第二復位NMOS晶體管(407)的源端接地(418)。4.根據權利要求1所述的適用于靜態隨機存儲器的寫復制電路,其特征在于,所述寫復制驅動器(108)用于模擬正常寫操作時的寫驅動器,在寫開始信號(144)到來時,改寫復制位線,并在復制字線到來時,改寫寫復制單元(106)。5.根據權利要求1所述的適用于靜態隨機存儲器的寫復制電路,其特征在于,所述寫復制驅動器(108)包括第三反相器(500)和第一、二三態反相器(501、502); 第三反相器(500)的輸入接寫開始信號(144),輸出接第一三態反相器(501)的輸入; 第一三態反相器(501)的使能端接電源電壓(511),輸出接復制位線(414); 第二三態反相器(502)的輸入接寫開始信號(144),使能端接電源電壓(511),輸出接復制位線反(413)。6.根據權利要求1所述的適用于靜態隨機存儲器的寫復制電路,其特征在于,所述狀態機(109)用于為寫復制單元(106)提供復制字線,為正常寫操作提供字線使能;在寫開始信號(144)到來時,產生復制字線和字線使能信號;在模擬寫操作完成時,由寫結束反信號復位狀態機,將復制字線和字線使能信號關斷,從而產生正常寫操作所需要的字線自定時時間。7.根據權利要求1所述的適用于靜態隨機存儲器的寫復制電路,其特征在于,所述狀態機(109)由交叉親合的第四、五反相器(604、605),以及第六、七、八、九反相器(600、601、.607、608),第一、二匪05晶體管(602、603)和兩輸入與非門(606)組成;其中交叉耦合的第四、五反相器(604、605),第六、七反相器(600、601),以及第一、二NMOS晶體管(602、603)構成RS觸發器(609); 兩輸入與非門(606)的一個輸入端連接寫開始信號(144),另一個輸入端分別與第四反相器(604)的輸出端、第五反相器(605)的輸入端和第二 NMOS晶體管(603)的漏端連接,輸出端連接第八、九反相器(607、608)的輸入端;第八反相器(607)的輸出端連接復制字線信號(134);第九反相器(608)的輸出端連接字線使能信號(158); 第六反相器(600)的輸入端連接寫開始信號(144),輸出端經復位信號(136)連接第一NMOS晶體管(602)的柵端; 第一匪OS晶體管(602)的漏端分別連接第四反相器(604)的輸入端、第五反相器(605)的輸出端,源端接地(613); 第七反相器(601)的輸入端連接寫結束反信號(137),輸出端經寫結束信號(610)連接第二NMOS晶體管(603)的柵端;第二NMOS晶體管(603)的源端接地(613)。
    【文檔編號】G11C11/419GK205487357SQ201620269587
    【公開日】2016年8月17日
    【申請日】2016年3月31日
    【發明人】熊保玉
    【申請人】西安紫光國芯半導體有限公司
    再多了解一些
    網友詢問留言 已有0條留言
    • 還沒有人留言評論。精彩留言會獲得點贊!
    1
    中文字幕一区在线观看视频_国产偷v国产偷v_西西人体44rt net毛最多_伊人久久大香线蕉综合网